NXT基座CPU箱维修常用解决方案,东莞市富克电子

cpu控制技术的主要形式，时间控制。将时间定时应用于各种操作中，就是所谓的时间控制。在执行某一指令时，应当在规定的时间内完成，cpu的指令是从高速缓冲存储器或存储器中取出，之后再进行指令译码操作，主要是在指令寄存器中实施，在这个过程中，需要注意严格控制程序时间。

-化的cpu架构是superscalar架构超标量架构。这种架构将取指、解了码、执行单元分开，有大量的执行单元，然后每个取指+解了码的部分都以并行的方式运行。比如有2个取指+解了码的并行工作线路，每个工作线路都将解了码后的指令放入一个缓存缓冲区等待执行单元去取出执行。

用户态的cpu，只允许执行指令集中的部分指令。一般而言，io相关和把内存保护相关的所有执行在用户态下都是被禁止的，此外其它一些-指令也是被禁止的，比如用户态下不能将psw的模式设置控制位设置成内核态。

控制器之所以知道数据放哪里、做什么运算(比如是做加法还是逻辑运算?)都是由指令告诉控制器的，每个指令对应一个基本操作，比如加法运算对应一个指令。例如，将两个mdr寄存器(保存了来自内存的两个数据)中的值拷贝到alu中，然后根据的操作指令执行加法运算，将运算结果拷贝会一个mdr寄存器中，后写入到内存。

用户态cpu想要执行-操作，需要发起系统调用来请求内核帮忙完成对应的操作。其实是在发起系统调用后，cpu会执行trap指令陷入(trap)到内核。当-操作完成后，需要执行一个指令让cpu返回到用户态。除了系统调用会陷入内核，更多的是硬件会引起trap行为陷入内核，使得cpu控制权可以回到操作系统，以便操作系统去决定如何处理硬件异常。

关于cpu上的高速缓存

1、高速的缓存是cpu的寄存器，它们和cpu的材料相同，靠近cpu或接近cpu，访问它们没有时延(<1ns)。但容量很小，小于1kb。

2、寄存器之下，是cpu的高速缓存。分为l1缓存、l2缓存、l3缓存，每层速度按数量级递减、容量也越来越大。

3、每-都有一个自己的l1缓存。l1缓存分两种：l1指令缓存(l1-icache)和l1数据缓存(l1-dcache)。l1指令缓存用来存放已解了码指令，l1数据缓存用来放访问非常频繁的数据。

4、l2缓存用来存放近期使用过的内存数据。更严格地说，存放的是很可能将来会被cpu使用的数据。

5、多数多核cpu的各核都各自拥有一个l2缓存，但也有多核共享l2缓存的设计。无论如何，l1是各核私有的(但对某核内的多线程是共享的)。